Layout-Tipps – Multilayer

Warum ein Multilayer?

• EMV-Probleme die durch Verwendung von vollflächigen Ebenen Masse, VCC,… gelöst werden können,
• Platzprobleme auf den Außenflächen, die sich durch Verlagern von Signalleitungen in die Innenlagen verringern lassen,
• hohe Pindichte z.B. bei Verwendung von BGA’s, die nur durch Verwendung mehrerer Signallagen verteilt werden kann
• aufgrund hoher verwendeter Signalfrequenzen geforderte definierte Impedanzen von Leiterbahnen.
• Probleme mit der Abführung der Verlustwärme von bestimmten Bauteilen, die durch spezielle Multilayeraufbauten gelöst werden können

Generell gilt auch hierbei: Im Interesse eines günstigen Preises keine nicht notwendigen Schwierigkeiten einbauen…(Sacklöcher, Mikrofeinstleiter, Microvias, ultradünne Multilayer, Starrflex,…)

Durch den Einzug neuer Technologien (High-Speed-Schaltungen) kann man eine Leiterplatte nicht mehr länger als Ersatz für Lötstützpunkte und eine Rolle Schaltdraht betrachten. Sie wird zu einem aktiven Bauteil mit einer Fülle elektrisch relevanter Eigenschaften. (Impedanzen, Kapazitäten…)

Selbstverständlich kann in diesem Rahmen nur eine kleine Anzahl von Tips zur Erstellung von Layouts von Multilayern gegeben werden. Dieser Beitrag ersetzt nicht fundierte Kenntnisse auf dem Gebiet des Leiterplattenlayouts. Eigene praktische Erfahrungen lassen sich zudem auf keinem Wege ersetzen.

Multilayer werden generell mit einer geraden Anzahl von Ebenen gefertigt. Selbstverständlich kann eine dieser Ebenen leer sein. Eine Ebene wegzulassen spart aber im allgemeinen keine Kosten.
Beim Layouten von Multilayern gelten sinngemäß die allgemeinen Layout-Regeln sowie die Layout-Regeln für doppelseitige durchkontaktierte Platinen, zusätzlich sollten jedoch weitere Regeln beachtet werden:

• Um nicht durchkontaktierte Bohrungen sollten vollflächige Innenlagen mit einem hinreichenden Durchmesser ausgespart bleiben (min. 0,4 mm umlaufend)
• An den Konturkanten sollten vollflächige Innenlagen ca 0,5 mm freigemacht sein.
• Durchkontaktierte Bohrungen sollten nur über sogenannte Wärmefallen an Masseflächen, also auch an vollflächige Innenlagen angebunden werden.
• Die Reihenfolge der Layer und gegebenenfalls deren Typ (positiv oder negativ) sollte eindeutig vorgegeben werden.
• Sind Sacklöcher oder überdeckte Bohrungen vorgesehen, muss für den Leiterplattenhersteller erkennbar sein, welche Ebenen mittels der Bohrungen in den jeweiligen separaten Bohrprogrammen verbunden werden sollen.
• Der Aufbau des Multilayers sollte, soweit ein Standard-Typ nicht sinnvoll ist, exakt vorgegeben werden. (Stärke der Zwischenlagen, Material der Zwischenlagen und Kupferebenen) Gegebenenfalls sollte die Machbarkeit rechtzeitig, also vor dem Beginn der Entflechtung, mit dem Leiterplattenhersteller abgestimmt werden.
• Durch Presstoleranzen verusachte Toleranzen der Platinenstärke müssen bei der Entwicklung berücksichtigt werden.
• SMD-Pads sollten nur, falls nicht zu vermeiden, angebohrt werden und dann über Micro-Vias. Ansonsten ist die Lötbarkeit beeinträchtigt.
• Die Notwendigkeit der Fertigung impedanzkontrollierter Leiterplatten muss schon beim Angebot bzw. bei der Bestellung angegeben werden.
• Multilayer sollten generell elektrisch getestet werden.
• Zur Vermeidung von Durchbiegungen bei thermischen Prozessen, Multilayer symmetrisch aufbauen.
• Insbesondere in Signal-Innenlagen sollten Pads um Bohrungen nicht unnötig klein sein
• Sollten Unklarheiten über die Machbarkeit von Multilayeraufbauten oder zur vorgesehenen Schwierigkeitsklasse bestehen, setzen Sie sich am besten schon im Vorfeld mit dem von Ihnen vorgesehenen Leiterplattenhersteller in Verbindung.
• Sie können durch die Wahl sinnvoller Oberflächen z.B. chem. Silber oder chem. Ni / Au Ihren Leiterplatten thermischen Stress ersparen.

Zur Berechnung impedanzkontrollierter Leiterbahnen siehe auch unsere Berechnungstipps.

Sollten Sie zu diesen Design-Regeln Fragen haben, fragen Sie bitte bei uns nach.
Weitergehende Hinweise zu einzelnen Fertigungsschritten erhalten Sie auch unter “Hinweise zu Materialien und Fertigungsverfahren”!

Da die Fertigungsdaten und -unterlagen die Grundlage für die Leiterplattenfertigung bilden, sollte ihnen ein besonderer Augenmerk gewidmet werden. Beachten Sie bitte auch unsere
“Forderungen an Fertigungsunterlagen und -daten”

Literaturquellen zum Thema Designregeln

Aus dem Eugen G. Leuze Verlag, D-88348 Saulgau/Württ., erhältlich im Buchhandel

• PERFAG 3D / Spezifikation und Qualitätskriterien für Multilayer
• PERFAG 10A / Die Erstellung von Daten für die Leiterplattenherstellung und -bestückung
• PERFAG 11 / Prüfmethoden “Der Leiterplattentest”

IPC